Как работает схема триггера на транзисторах

Схемы на триггерах

Повсеместное использование в импульсной технике получил триггер на транзисторах. Очень часто он применяется в качестве счётчика и элемента памяти. Более того, в самых разных приборах логическое устройство заменило собой электромеханическое реле.

На основе эпитаксиальных транзисторных триггеров делаются микросхемы, без которых невозможна работа любого современного цифрового прибора.

Устройство триггера

Триггер по собственной схемотехнике очень похож на самое простое электронное устройство — мультивибратор. Но в отличии от него, он имеет два устойчивых положения. Эти состояния обеспечиваются изменением входного сигнала при достижении им определённого значения.

Переход из одного положения в иное именуют перебросом. В результате на выходе логического элемента появляется скачок напряжения, форма которого зависит от скорости процессов, идущие в радиоприборах.

Самое большее использование получил триггер, работающий на транзисторах. Связанно это со способностью последних работать в главном режиме.

Биполярный транзистор — это полупроводниковый прибор, имеющий три вывода. Эти электроды называются:

Схемы на триггерах

В грубом приближении транзистор собой представляет два диода, объединённых электрической связью. Состоит он из 2-ух p-n переходов. Наименование биполярный компонент получил в виду того, что одновременно в нём применяются два типа носителей заряда.

В триггерных схемах транзистор функционирует в режиме ключа, суть которого состоит в управлении силой тока коллектора благодаря изменению значения на базе. При этом коллекторный ток по собственной величине превосходит базовый.
При подобном включении актуальны лишь токи, а напряжения особенной роли не играют.

Благодаря этому при появлении определённого тока на базе транзистор открывается и пропускает через себя сигнал. Сигнал на коллекторе полупроводникового прибора будет обратным по входному знаку, другими словами инвертированным. А это означает, когда на базовом выходе будет находиться разница потенциалов, на коллекторном она будет равна нулю, и наоборот.

Эта способность транзисторов и применяется в триггерах, схема которых выстроена на 2-ух ключах с перекрёстными обратными связями. Когда применяются транзисторные ключи с одинаковой обвязкой, то триггер считается симметричным, во втором варианте — несимметричным.

Рабочий принцип

Стойкие состояния выхода триггера обеспечиваются 2-мя транзисторными ключами, охваченными положительной обратной связью (ПОС). Такие положения соответствуют состоянию, когда один из транзисторов открыт и находится в режиме насыщения, а второй ключ закрыт.

При этом на коллекторе закрытого элемента есть разница потенциалов, равная его значению при входе — закономерная единица, а на выводе открытого ключа напряжение отсутствует — закономерный ноль.

Схемы на триггерах

Биполярные элементы при подобном включении по отношению друг к другу всегда будут пребывать в противоположном состоянии из-за обратной связи. Через неё один из транзисторов (закрытый) с большим уровнем напряжения на собственном коллекторном выводе обязательно будет поддерживать другой в открытом состоянии.

Если высказать предположение, что после подачи питания на устройство оба транзистора VT1 и VT2 окажутся открытыми, то спустя какой то период времени из-за отличия параметров радиоэлементов, стоящих в их плечах, появится перекос в коллекторных токах. А это благодаря ПОС приведёт к закрытию одного из ключей. Другими словами обратная связь подтолкнет лавинообразный переходный процесс одного транзистора в режим насыщения, а иного в режим отсечки.

Делители, собранные на резисторах R1, R4 и R2, R3, выбираются таким образом, чтобы их показатель передачи был меньше единицы. Причём для поддерживания уровня сигнала они шунтируются ёмкостью, ускоряющей скорость прохождения лавинообразных процессов и повышающей прочность состояния.

Схемы на триггерах

Аналогичным образом, рабочий принцип триггера состоит в прохождении следующих процессов. Если на схему подаётся напряжение Ek и Eb, то биполярный ключ VT1 начинает работать в режиме насыщения, а VT2 — отсечки. Импульс, пришедший на базу VT1, приводит к уменьшению величины электрического тока, протекающего через коллектор и увеличению напряжения на переходе коллектор-эмиттер U1ke.

Напряжение через С1 и R4 прикладуют к базе VT2. Это приводит к увеличению коллекторного тока на втором ключе и уменьшению напряжения на переходе U2ke, передаваемого через C2 и R3 на базу VT1.

Итогом данных процессов станет запирание VT1 и отпирание VT2. Подобное состояние остается постоянным, пока на базу VT2 не придёт негативный уровень сигнала.

Результатом этого будут обратные электрические процессы, и VT1 закроется, а VT2 откроется.

Характеристики приборов

Триггер можно назвать условно «автоматом», способным сохранять один бит информации. Самого простого вида прибор имеет два выхода, присутствующих в отношении друг к другу в инверсном состоянии.

Основные параметры устройства связаны с синхронизацией (тактированием) выходов, зависящей от времени предустановки и выдержки. Первый параметр отличается интервалом времени, за который поступает разрешающий фронт синхросигнала, а второй определяется временем нахождения устойчивого состояния в нетронутом положении.

Ряд прочих параметров триггера связывают с сигналом, проходящим через него. К ним относится:

Электроник1. Вычисление работы RS триггера.

  • нагрузочная способность — отличается показателем разветвления (Кр) и означает способность прибора управлять определённым количеством параллельно подключённых элементов к выходу устройства;
  • Ко — показатель объединения, означает самое большее число входных стрессов, которые возможно завести на вход прибора;
  • tи — самая маленькая длительность входного сигнала, другими словами продолжительность импульса, при котором триггер так же может перейти в инверсное состояние;
  • tзд — показатель задержки, указывает на временной зазор между подачей входного сигнала и возникновением напряжения на выходе;
  • tр — продолжительность разрешения, определяется очень маленьким временем прошедшим между 2-мя импульсами сигнала при входе и спровоцировавшего переход триггера в иное состояние.
Схемы на триггерах

Но вместе с этим выделяют и следующие технические параметры триггеров:

  • напряжение при входе — самая большая величина разности потенциалов, которую может выдерживать устройство без повреждения собственной внутренней электрической схемы;
  • ток употребления — зависит от применяемых элементов, как правило не больше 2 мА;
  • разница потенциалов переключения — это небольшое значение, при котором происходит инвертирование выхода;
  • ток входа — означает небольшое значение нужное для работы триггера;
  • ток выхода — значение тока, появляющееся на выходе и определяемое отдельно для логического нуля и единицы;
  • диапазон температуры — интервал, в котором технические параметры устройства не изменяются;
  • напряжение гистерезиса — разница амплитуд входного сигнала, приводящая к изменению состояния выхода устройства.

Виды и классификация

Для работы устройства на вход следует подать внешний сигнал, именуемый установочным. Форма напряжения, приводящая к возникновению логической единицы на выходе триггера, отмечается латинской буквой S (установка), а возникновению ноля — R (сброс). Состояние устройства определяется по прямому входу.

Для элемента ИЛИ-НЕ активным уровнем считается единица, а И-НЕ — ноль. Одновременная подача R и S приведёт к неизвестному неустойчивому состоянию.

Этот принцип применяется для построения элемента памяти. Благодаря этому все триггеры классифицируются по способу записи информации на асинхронные и синхронные. Первые делятся по способу управления, а вторые по виду переключения и могут быть одно- или двухступенчатыми.

Устройства, зависящие от уровня сигнала, называются триггерами статического управления, а от фронта — динамического.
По типу работы логики триггеры могут быть:

  • Схемы на триггерах

    RS — состоящими из 2-ух входов;

  • D — имеющих один информационный вход и схему задержки;
  • T — инвертирующих сигнал каждый раз при подаче импульса напряжения на вход;
  • JK — многофункциональными, допускающими одновременную подачу на собственные выводы R и S сигналов;
  • комбинированными — совмещающими несколько устройств, к примеру, RST-триггер.

Самыми популярными видами триггеров являются D и RS схемы. При этом триггерные устройства делятся также по числу устойчивых состояний (двоичные, троичные, четверичные и т. д.) и составу логических элементов.

Триггер RS типа

Одной из простых в цифровой электронике считается схема RS-триггера на транзисторах. Внешним воздействием на вход прибора можно поставить его выход в необходимое стойкое состояние.

Схема устройства собой представляет каскады, сделанные на транзисторах. Вход любого из них подсоединяется к выходу противоположного.

Два состояния определяются присутствием на выходе напряжения, а переход между ними осуществляется при помощи управляющих сигналов.

Схемы на триггерах

Работает схема так. Если в начальный момент времени VT2 закроется, тогда через сопротивление R3 и коллектор будет течь ток, поддерживающий VT1 в режиме насыщения.

Одновременно первый транзистор начнёт шунтировать базу VT2 и резистор R4. Режим отсечки VT2 отвечает значению логической единицы на выходе Q = 1, открытое состояние VT1 нулю, Q = 0. Амплитуда сигнала на коллекторе закрытого ключа определяется высказыванием: Uз = U * R3 / (R2+R3).
Для инверсии сигнала нужно на вход R или S подать импульс.

При этом если S = 1, то и Q = 1, а если R=1, то на выходе будет ноль. При значениях R1 = R2 и R3 = R4 триггер именуется симметричным. Спецификой работы устройства считается способность удерживать установленное состояние между импульсами R и S, что и применяется для создания на нём элементов памяти.

На схемах RS-триггер отмечается в виде прямоугольника с подписанными входами S и R, а еще предполагаемыми состояниями выхода. Прямой подписывается символом Q, а инверсный – Q. Информация может поступать на входы постоянным потоком или исключительно при появлении синхроимпульса. В первом варианте устройство именуют асинхронным, а в другом – синхроным (трактируемым).

Работа устройства воочию описывается при помощи таблицы истинности.

Схемы на триггерах

Она воочию показывает самые разные конфигурации, которые могут появиться на выходе прибора. Такая таблица составляется отдельно для триггера с прямыми входами и инверсными.

В первом варианте действующий сигнал равён единице, а в другом — нулю.

Схема D-trigger

Управление логическими элементами в приборе данного типа выполняется при помощи входов, которые делятся на информационные и подсобные. Первый фиксирует приходящий импульс и все зависит от формы переводит триггер в стойкое то либо другое состояние. Дополнительный вход предназначается для синхронной работы.

Английская буква D в наименовании означает, что устройство считается триггером задержки (delay). Эта задержка выражается в том, что приходящий импульс подаётся на вход не сразу, а через один такт.

Определяет её частота импульсов синхронизации.
На схемах D-триггер на транзисторах отмечается также в виде прямоугольника, но входы триггера подписываются как D и C. Состояние устройства определяется по форме импульса, в особенности срезу, приходящему на вход C, и импульсом синхронизации, поступающим на D. Однако если на C будут приходить синхроимпульсы, а сигнал при входе D не будет изменяться, то выход остается без изменений.

Таблица истинности для логического элемента выглядит так:

Схемы на триггерах

Применение RS и D триггеров очень популярно из-за простоты, многофункциональности и удобства построения на них логических схем. Такие элементы считаются основными составляющими для создания цифровых микросхем, применяются в качестве регистров сдвига и хранения.

ТРИГГЕРЫ На МИКРОСХЕМАХ

Если мультивибратор это прибор с 2-мя нестабильными состояниями, который самопроизвольно переходит из одного состояния в иное, то триггер ему полностью противоположен. Это прибор с 2-мя устойчивыми состояниями и эти состояния он меняет исключительно под воздействии извне. Из-за этого свойству триггеры применяются в запоминающих устройствах [1].

В этой работе предлагаются к повторению широко популярные схемы триггеров, которые можно осуществить на одной логической микросхеме К155ЛА3. Питание подается на 14 выход микросхемы, общий кабель 7. Питание выполняется от стабилизированного источника питания напряжением 5 В.

Асинхронный RS-триггер

Наиболее простой вид триггера, являющийся основой для сборки других триггеров в этой лабораторной работе. Он собирается на паре логических элементов И-НЕ, хотя подобно можно применять ИЛИ-НЕ [2]

Схемы на триггерах

Как видно на электрической важной схеме данное электронное устройство обладает симметрией. Если заменить местами входы S и R, вместе с выходами Q и Q1, то по существу мы получаем туже самую схему.

Аналогичным образом то где у триггера прямой выход, а где инверсный это по существу вопрос договора.

Лекция 100. D-триггер

Для практической реализации схемы применяются самодельные модули для изучения микросхем.

При подаче питания триггер монтируется в случайное состояние.

Схемы на триггерах

Применяя это устройство можно проследить за выполнением таблицы истинности асинхронного RS-триггер.
Таблица истинности асинхронного RS-триггера

Схемы на триггерах

В особенности, можно заметить, что данный триггер переключается просто от прикосновения к проводам и пронаблюдать запрещенное состояние.

Схемы на триггерах

Синхронный RS-триггер

Схема асинхронного RS-триггера проста, однако за это приходится заплатить большим рядом недостатков: наличие запрещенного состояния, установка 0 и 1 по индивидуальным линиям отсутствие синхронизации, невысокая помехоустойчивость. Данные недостатки частично убираются в синхронном RS-триггере, он собой представляет асинхронный RS-триггер к которому добавлена схема синхронизации.

Схемы на триггерах

В общем работа данного триггера аналогична, с той поправкой, что если есть наличие при входе синхронизации невысокого логического уровня триггер хранит предыдущее состояние, не реагируя на сигналы по входным линиям, т.е. в данный момент он как минимум намного более помехоустойчив.

Схемы на триггерах

Синхронный статический D-триггер

В основе этого устройства также лежит асинхронный RS-триггер, к которому присоединена схема синхронизации.

Схемы на триггерах

Статический D-триггер имеет один информационный вход и один вход синхронизации. Аналогичным образом, устраняется минус RS-триггер – установка 0 и 1 по индивидуальным линиям.

Если есть наличие невысокого логического уровня при входе синхронизации это устройство хранит информацию. При подаче на вход синхронизации большого логического уровня возможна запись информации в устройство.

Таблица истинности синхронного статического D-триггера [2]

RS-триггер

Устройство и рабочий принцип RS-триггера

Схемы на триггерах

Одним из очень важных элементов цифровой техники считается триггер (англ. Triggerзащёлка, спусковой крючок).
Сам триггер не считается базовым элементом, так как он собирается из более обычных логических схем.

Семейство триггеров очень широко. Это триггеры: T, D, C, JK, но основой всех считается наиболее простой RS-триггер.
Без RS триггеров нереально было бы создание никаких вычислительных устройств от игровой приставки до суперкомпьютера.

У триггера два входа S (set) — установка и R (reset) — сброс и два выхода Q-прямой и Q- инверсный. Инверсный выход имеет сверху чёрточку.

Триггер бистабильная система, которая может быть в одном из 2-ух устойчивых состояний сколь угодно долго. На рисунке показан RS-триггер выполненный на элементах 2ИЛИ – НЕ.

Схемы на триггерах

Точно также триггер может быть сделан и на элементах 2И – НЕ.
Только одна разница это то, что триггер на элементах И – НЕ активируется, другими словами переводится в иное состояние потенциалом логического нуля.

Триггер, собранный на элементах ИЛИ – НЕ активируется логической единицей. Это определяется таблицей истинности логических элементов. При подаче позитивного потенциала на вход S мы получаем на выходе Q большой потенциал, а на выходе Q невысокий потенциал.

Таким образом мы записали в триггер, как в ячейку памяти, единицу. Пока на вход R не будет подан большой потенциал, состояние триггера не поменяется.

На принципиальных схемах триггер изображается так.

Схемы на триггерах

Два входа R и S, два выхода прямой и инверсный и буква Т означающая триггер.
Хорошо отображает рабочий принцип RS-триггера простая схема, собранная на 2-ух элементах 2И – НЕ.

Для этого применяется микросхема 155ЛА3, которая содержит 4-ре подобных элемента. Нумерация на схеме отвечает выводам микросхемы.

Напряжение питания +5V подаётся на 14 вывод, а минус подаётся на 7 вывод микросхемы. После включения питания триггер установится в одно из 2-ух устойчивых состояний.

Схемы на триггерах

Учитывая то, что сопротивление переходов транзисторов логических элементов не может быть полностью одинаковым, то триггер после включения питания, в основном, принимает все то же самое состояние.
Допустим, после подачи питания у нас горит верхний по схеме светоизлучающий диод HL1. Можно сколько угодно давить кнопку SB1 ситуация не поменяется, но достаточно на долю секунды замкнуть контакты кнопки SB2 как триггер поменяет своё состояние на противоположное.

Горевший светоизлучающий диод HL1 погаснет и загорится другой — HL2. Таким образом мы перевели триггер в иное стойкое состояние.

На этой схеме все достаточно условно, а на реальном триггере в большинстве случаев считают, что если на прямом выходе "Q" большой уровень то триггер поставлен, если уровень невысокий то триггер сброшен.
Главный минус рассматриваемого триггера это, то, что он асинхронный.

Иные более непростые схемы триггеров синхронизируются тактовыми импульсами общими для всей схемы и вырабатываемые тактовым генератором. Стоит еще сказать что непростая входная логика позволяет держать триггер в установленном состоянии до той поры пока не будет сформировался сигнал разрешения смены состояния триггера.
RS-триггер может быть и синхроным, но 2-ух логических элементов для этого мало.

На рисунке показана схема синхронного RS-триггера. Такой триггер может быть собран на микросхеме К155ЛА3, которая содержит как раз 4-ре элемента 2И – НЕ.

В этой схеме переключение триггера из одного состояния в иное может быть сделано только в момент прихода синхроимпульса на вход "C".

Схемы на триггерах

На рассмотренной выше схеме переключение триггера выполняется при помощи кнопок. Этот вариант применяется очень часто и только для кнопочного управления какой-нибудь аппаратурой. В электронике есть понятие «дребезг контактов» другими словами, когда мы жмем кнопку, на вход устройства проникает целый пакет импульсов, способный привести к большим нарушениям в работе.

Применение RS-триггера позволяет этого избежать.
Благодаря собственной простоте и дешевый стоимости RS-триггеры повсеместно используются в схемах индикации. Часто для увеличения надёжности и устранения возможности нечаянного срабатывания RS-триггер собирается по говоря иначе двухступенчатой схеме.

Вот схема.

Схемы на триггерах

Тут можно видеть два абсолютно похожих синхронных RS-триггера, лишь для второго триггера синхроимпульсы инвертируются. Первый триггер в связке именуют M (master) — хозяин, а второй триггер именуется S (slave) — раб.

Допустим при входе "С" большой потенциал. М-триггер принимает информацию, но невысокий потенциал при входе синхронизации S-триггера блокирует приём информации. Как только потенциал изменился на противоположный информация из M-триггера записывается в S-триггер, но приём информации в M-триггер блокируется.

Такая двухступенчатая система значительно надёжнее привычного RS-триггера. Она свободна от случайных срабатываний.

Для более наглядного изучения работы RS-триггера советую провести эксперименты с RS-триггером.

Дискретные детали. Триггеры и схемы на их основе.

S R Q(t) Q(t) Q(t+1) Q(t+1)
0 0 0 1 0 1
0 0 1 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
1 0 0 1 1 0
1 0 1 0 1 0
1 1 0 1 хз хз
1 1 1 0 хз хз

Асинхронный RS-триггер с инверсными входами
RS-триггер, или SR-триггер — триггер, который хранит своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.

При подаче единицы на вход S (от англ. Set — установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ.

Reset — скинуть) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, в простых реализациях считается запрещённым (так как вводит схему в режим генерации).

Относительное графическое обозначение асинхронного RS-триггера

Что такое ТРИГГЕР и как он работает.

Закономерная схема асинхронного RS-триггера на элементах 2И–НЕ

0 0 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 хз 1 1 1 1 хз

Относительное графическое обозначение синхронного RS-триггера

Схема синхронного RS-триггера на элементах 2И-НЕ
D-триггеры также именуют триггерами задержки(от англ.

Delay).

Пример условного графического определения (УГО) D-триггера с динамическим синхроным входом С и с дополнительными асинхронными инверсными входами S и R

D Q(t) Q(t+1)
0 0 0
0 1 0
1 0 1
1 1 1

D-триггер (D от англ. delay — задержка либо от data — данные) — запоминает состояние входа и выдаёт его на выход.

D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода следующего импульса синхронизации, D-триггер именуют также триггером с запоминанием информации или триггером-защёлкой. Подумывая чисто в теории, парафазный (двухфазный) D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать обоюдно инверсные сигналы.

D-триггер по большей части применяется для реализации защёлки. Так, допустим, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и соединяют воедино их входы синхронизации для управления записью информации в защёлку, а 32 D входа подключают к шине.

Относительное графическое обозначение D-триггера со статическим входом синхронизации С
Т-триггер (от англ. Toggle — переключатель) иногда называют счётным триггером, так как он считается простейшим счётчиком до 2.

Асинхронный Т-триггер не имеет входа разрешения счёта — Т и переключается по каждому тактовому импульсу при входе С.

T Q(t) Q(t+1)
0 0 0
0 1 1
1 0 1
1 1 0

Синхронный Т-триггер, при единице при входе Т, по каждому такту при входе С изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле при входе T. Т-триггер можно построить на JK-триггере, на двухступенчатом (Master-Slave, MS) D-триггере и на 2-ух одноступенчатых D-триггерах и инверторе.
Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Данное свойство дает возможность создать на базе JK-триггера Т-триггер, объединяя входы J и К.
В двухступенчатом (Master-Slave, MS) D-триггере инверсный выход Q соединяется со входом D, а на вход С подаются счётные импульсы.

В результате триггер при каждом счётном импульсе запоминает значение Q, другими словами будет переключаться в противоположное состояние.
Т-триггер активно используют для понижения частоты в несколько раз, при этом на Т вход подают единицу, а на С — сигнал с частотой, которая будет разделена на 2.

JK-триггер с дополнительными асинхронными инверсными входами S и R

J K Q(t) Q(t+1)
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

JK-триггер работает также как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера меняется на противоположное. Вход J (от англ.

Jump — прыжок) подобен входу S у RS-триггера. Вход K (от англ.

Kill — убить) подобен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице.

А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличии от RS-триггера не имеет запрещённых состояний на ключевых входах, но это совсем не помогает при нарушении правил разработки логических схем.

В работе используются только синхронные JK-триггеры, другими словами состояния ключевых входов J и K берутся во внимание только в момент тактирования, к примеру по позитивному фронту импульса при входе синхронизации.
На базе JK-триггера возможно построить D-триггер или Т-триггер.

Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Данное свойство дает возможность создать на базе JK-триггера Т-триггер, соединив входы J и К.
Двоичные асинхронные счётчики

Самый простой вид счётчика — двоичный может быть выстроен на основе T-триггера. T-триггер изменяет своё состояние на прямо противоположное при поступлении на его вход синхронизации импульсов.

Для реализации T-триггера воспользуемся многофункциональным D-триггером с обратной связью, как это показано на рисунке 1.

Рисунок 1. Реализация счетного T-триггера на универсальном D-триггере
Так как эта схема, как мы уже разглядывали раньше, при поступлении на вход импульсов меняет собственное состояние на противоположное, то можно её рассматривать как счётчик, считающий до 2-ух. Временные диаграммы сигналов при входе и выходах T-триггера приведены на рисунке 2.

Схемы на триггерах

Рисунок 2. Временные диаграммы сигналов при входе и выходах T-триггера.
В большинстве случаев требуется сосчитать приличное количество импульсов. В данном варианте можно применять выходной сигнал первого счетного триггера как входной сигнал для следующего триггера, другими словами объединить триггеры постепенно.

Так можно построить любой счётчик, считающий до предельного количества, кратного степени два.

Начинающим Логические микросхемы Триггеры

Схема счётчика, позволяющего сосчитать любое кол-во импульсов, меньшее шестнадцати, приведена на рисунке 3. Кол-во поступивших на вход импульсов можно выяснить, подключившись к выходам счётчикаQ0 … Q3.

Это число будет представлено в двоичном коде.

Рисунок 3. Схема четырёхразрядного счётчика, выстроенного на многофункциональных D-триггерах
Для того чтобы разобраться, как работает схема двоичного счётчика, воспользуемся временными диаграммами сигналов при входе и выходах данной схемы, приведёнными на рисунке 4.

Схемы на триггерах

Рисунок 4 Временная диаграмма четырёхразрядного счётчика
Таблица 1. Изменение уровней на выходе суммирующего счётчика при поступлении на его вход импульсов.

Номер входного импульса Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1

Условно-графическое обозначение суммирующего двоичного счетчика на принципиальных схемах приведено на рисунке 5. В двоичных счётчиках в большинстве случаев предполагают вход обнуления микросхемы R, который дает возможность записать во все триггеры счётчика нулевое значение. Состояние это иногда именуют исходным состоянием счётчика.

Рисунок 5. Четырёхразрядный двоичный счётчик.
Двоичные вычитающие асинхронные счётчики

Счётчики могут не только повышать своё значение на единицу при поступлении на счётный вход импульсов, но и уменьшать его.

Такие счётчики получили наименование вычитающих счётчиков. Для реализации вычитающего счётчика достаточно чтобы T-триггер изменял своё состояние по переднему фронту входного сигнала.
Скорректировать фронт работ входного сигнала можно инвертированием этого сигнала.

В схеме, приведенной на рисунке 6, для реализации вычитающего счётчика сигнал на входы дальнейших триггеров подаются с инверсных выходов предыдущих триггеров.

Рисунок 6 Схема четырёхразрядного двоичного вычитающего счётчика, выстроенного на многофункциональных D-триггерах.
Временная диаграмма этого счётчика приведена на рисунке 7. По этой диаграмме видно, что при поступлении на вход счётчика первого же импульса на выходах возникает максимально возможное для четырёхразрядного счётчика число 1510.

При поступлении следующих импульсов содержание счётчика станет меньше на единицу.

Схемы на триггерах

Дата добавки: 2018-05-12 ; просмотров: 773 ;

alex-day › Блог › Триггеры

Триггер — электронная схема, имеющая несколько устойчивых состояний, сохраняющихся долгое время (пока включено электрическое питание схемы). Исходя из этого триггеры могут исполнять роль элементов памяти. В цифровой технике применяются бистабильные триггеры с 2-мя устойчивыми состояниями, которые кодируют значения логических «0» и «1».

Триггеры могут быть выстроены на дискретных элементах (транзисторные каскады) и на логических элементах — цифровые триггеры. Также триггер может быть представлен в виде электромеханической аналогичности (релейной схемы).

Схемы на триггерах

1 Классификация триггеров.
Триггеры отличаются по логике работы и по способу приема и запоминания информации. Ниже представлена классификация триггеров, предложенная в книге Е.Угрюмова «Цифровая схемотехника».

В ней выделены самые распространенные типы триггеров, впрочем кол-во их видов намного больше.
а) По логике работы:
1) RS — с раздельными входами записи «1» — «установки» (вход S) и записи «0» -«сброса» (сигнал R).
2) D — триггер задержки информационного сигнала (Delay).
3) T — тактируемый (Tact) или счетный триггер.
4) JK — многоцелевой триггер.
5) комбинированный — к примеру, RST — тактируемый со входами «установки» и «сброса».
6) с непростой логикой — с группами входов, связанных логическими зависимостями. К примеру, JK-триггер с тремя входами J и тремя K, связанными конъюнкцией: (J1*J2*J3) и (K1*K2*K3).

б) По способу приема информации:

1) Асинхронные (нетактируемые) — переход в новое состояние выполняется по изменению состояния управляющих (информационных) входов.
2) Синхронные (тактируемые) — переход в новое состояние под воздействием информационных входов выполняется по только сигналу на специальном тактовом (синхронизации) входе (С / CLK / CLOCK).
Примечание: у настоящих триггеров вместе с синхронизируемыми информационными входами хранят асинхронные информационные входы, чтобы обеспечить асинхронную установку или сброс триггера при реинициализации системы («сброс» или включение питания).
— Синхронные управляемые уровнем — при одном уровне тактового сигнала триггер воспринимает состояние управляющих входов, а при другом — не воспринимает и остается в одном состоянии, сохраняя записанную в него информацию. Стереотипный триггер управляемый уровнем — «триггер-защелка» (latch).
— Синхронные управляемые фронтом — При управлении фронтом переходы из состояния в состояние происходят по фронту тактового сигнала.
в) По внутренней структуре:
1) Одноступенчатые: в их внутренней структуре одна запоминающая схема, которая переключает собственное состояние (запоминает данные) под влиянием управляющих сигналов. По одноступенчатой схеме строятся асинхронные триггеры и синхронные управляемые уровнем.
2) Двухступенчатые (или многоступенчатые) триггеры состоят из 2-ух одноступенчатых триггеров. При переключении двухступенчатого триггера сначала переключается первая, а исключительно следом — вторая. Это дает возможность записывать данные исключительно по фронту синхроимпульса, не реагируя на изменения на информационных входах в течении синхроимпульса.

Т.е. по многоступенчатой схеме строятся синхронные управляемые фронтом триггеры. Это наиболее используемый сегодня вид триггеров.
Триггеры состоят из 2-ух блоков: схемы памяти (фиксатора) и схемы управления.
Электрически компонент памяти любого триггера это схема с положительной обратной связью. В особенности, фиксатор цифрового триггера собой представляет два скреплённых «крест-накрест» элемента НЕ (см.

Рисунок 2, а).
Если на выходе одного элемента НЕ установилась «1», то она попадет на вход второго элемента НЕ и на его выходе будет «0», который, со своей стороны попадет на вход первого элемента НЕ и удержит на его выходе «1». Аналогичным образом схема будет в устойчивом состоянии, какое будет сохраняться очень долго — пока на схему памяти подано электрическое питание.

Если же на выходе первого элемента с самого начала установился «0», то на выходе второго элемента будет «1», т.е. схема памяти переключится в противоположное состояние.
Если принять выход одного из таких элементов (допустим первого по описанию, вышеприведенному) как выход всей схемы, то в первом из описанных устойчивых состояний схема памяти запомнит «1», а в другом запомнит «0». Выход второго элемента НЕ всегда будет в противоположном состоянии относительно выхода — называют его инверсным выходом.

Выход (или «прямой» выход) обозначают Q. «Инверсный» выход обозначают nQ.
Схема из 2-ух инвертеров не дает возможность переключать ее из одного состояния в иное. Чтобы выполнить это, детали НЕ заменяют элементами И-НЕ или ИЛИ-НЕ.

Исходя из этого у схемы памяти появляются два входа, один из которых (этот вход именуют входом «установки» — SET или S) делает переключение схемы в состояние «1» на выходе, а другой (этот вход именуют входом «сброса» — RESET или R) — в состояние «0» не выходе.
Рассмотрим работу схемы с компонентами ИЛИ-НЕ. Входы SET и RESET будут иметь активный уровень «1» и неактивный «0». Когда на входы R и S подан неактивный уровень логического «0» значение на выходе будет непредсказуемым — оно установится случайным образом при включении электрического питания.

Если для вышерассмотренной схемы на вход первого элемента ИЛИ-НЕ подать «1», то на выходе Q установится «0», а на nQ -«1», т.е. триггер запомнит «0» и будет хранить это значение, даже в том случае, если вход перейдет в неактивное состояние «0». В согласии с подобным действием данный управляющий вход именуют R (Reset или Сброс).

Если же «1» подать на второй вход, то на выходе Q установится и будет «запомнена» закономерная «1» (nQ = 0), которая сохраняется при переходе входа S в неактивное состояние «0». Исходя из этого этот вход именуют S (Set или Установка).
Имеется две важных характерности применения элемента памяти:
1. Если на входы R и S нельзя одновременно подать активные сигналы, фиксатор перейдет в состояние, когда на двоих выходах будет «1». Подобное состояние считается недопустимым, так как на выходах Q и nQ должно быть противоположное значение.

Также, при снятии активных уровней с двоих входов R и S одновременно, нереально предсказать, в какое состояние переключится компонент памяти.
2. Переключения фиксатора — «запоминание» — происходит в момент перехода управляющего сигнала R или S в активный уровень, и потом, компонент памяти не изменяет собственного состояния не зависимо от того сохранился ли активный уровень при входе R или S или снова стал вальяжным.
Подобно описанной схеме работает и схема памяти на базе элементов И-НЕ. Разница только в полярности управляющих сигналов: в этом случае активным уровнем управляющих сигналов будет «0» и они будут исходя из этого именоваться nR и nS.
Вышеописанная схема памяти считается простейшим триггером — называют его триггером RS-типа или RS-триггером. RS-триггер достаточно некомфортен в управлении, но может быть улучшен и преобразован в остальные типы триггеров путем подсоединения добавочной схемы управления.

Аналогичным образом RS-триггер основа большинства триггеров иных типов.
Эта схема памяти имеет два независимых управляющих входа R и S, записывающих в нее «0» и «1» исходя из этого.
Но применение только входов R и S не удобно всегда и сильно уменьшает возможности по запоминанию значений и по применению триггеров в последовательностных схемах. Благодаря этому добавляют схему управления, которая видоизменяет более непростые конфигурации управляющих сигналов, в том числе очередности сигналов, в описанные сигналы R и S. Схема управления задает как логику (правила реакции на входные сигналы) работы триггера, так и способ приема информации триггером.
3. Асинхронные и синхронные управляемые фронтом триггеры
Функционирование и внутренняя схема асинхронного RS — триггера отвечает вышеописанной схеме памяти. Этот тип триггера практически не имеет схемы управления при входе.

Схемы на триггерах

Синхронные RS — триггеры с управлением уровнем имеют вход синхронизации (С), сигнал на котором разрешает управление с информационных входов, пока будет в активном состоянии. Входные информационные сигналы «пропускаются» через логические вентили И (для схемы на базе элементов ИЛИ-НЕ, активный уровень (С) = 1) или через вентили ИЛИ (для схемы на базе элементов И-НЕ, активный уровень (С) = 0).
Специфической особенностью триггерных схем, управляемых уровней синхроимпульса, считается то, то изменение уровней информационных сигналов в течение действия синхроимпульса приводит к изменению состояния триггера. Если по фронту синхросигнала в триггер было занесено значение «1», и дальше в течение удержания активного уровня синхросигнала C информационные сигналы приняли значения R =1, S =0, то это приводит к переключению триггера в состояние «0».

Стало быть, для оснащения работы триггера сигналы R и S должны оставаться постоянными в течении активного уровня синхроимпульса, а изменяться в течение паузы между синхроимпульсами.

Схемы на триггерах

Синхронный RS-триггер с управлением по фронту выстроен по многоступенчатой схеме, описанной ниже.
RS-триггеры нечасто применяются как самостоятельные детали, но, как выше упоминалось, являются элементом памяти (фиксатором) в составе иных типов триггеров.
D-триггером (или триггером задержки сигнала) именуют триггер с одним информационным входом (D) и входом синхронизации (С). По импульсу синхронизации © состояние при входе (D) сохраняется в триггере и ставится на выходе (Q). Состояние выхода Q остается постоянным до последующего импульса при входе синхронизации.

Как видно из описания D-триггер считается синхроным (обязательно применяется сигнал синхронизации). Можно построить также схему асинхронного D-триггера (см.

Рисунок 4 а)), однако она станет иметь смысл лишь как повторитель с задержкой на переключение, а не как схема памяти. Асинхронные D-триггеры почти не применяются.
Из широко используемых первый — D-триггер с управлением по уровню, также именуемый «триггер-защелка» (LATCH) (см. Рисунок 4 г). Он прозрачен для входного информационного сигнала пока сигнал синхронизации © в активном состоянии и защелкивает значение на выходе (Q) в момент перехода (С) в неактивное состояние.

Такой D-триггер собой представляет RS-триггер с синхронизацией по уровню, у которого на вход S подключен информационный сигнал (D), а на вход ® — инвертированный информационный сигнал. Другими словами в схему управления добавляется один преобразователь напряжения «по входу».

Входы Rd и Sd применяются для асинхронных сброса или установки триггера в определенное состояние и удержание его в этом состоянии, если требуется. Для стойкой работы такого D-триггера нужно, чтобы состояние входа D не изменялось в момент действия синхроимпульса при входе С.

Схемы на триггерах

Для увеличения функциональности к D-триггеру можно дополнить вход разрешения V. При активном уровне (в этом случае «1») на данном входе триггер работает в описанном выше режиме, при V = «0», триггер не откликается на входы С и D. Поведение DV-триггера описывается формулой Qn+1 = DnVn ? Qn .
Тип второй, очень часто используемый — D-триггер с управлением по фронту синхросигнала, говоря иначе FLIP-FLOP. Данные пишутся в него в момент перепада синхросигнала и будут сохранены постоянными до последующего фронта.

Такие триггеры строятся по двухступенчатой схеме и будут описаны ниже.
D-триггер считается одним из очень часто применяемых типов. Такие триггеры выпускаются отдельные микросхемы, а тоже считаются базовыми структурными элементами многих ПЛИС.

Несколько D-триггеров, с объединенными тактирующими входами образовывают многоразрядные регистры: синхронные регистры (управление по уровню) или регистры-защелки (управление по фронту).
Т -триггер собой представляет схему с одним логическим входом Т. Так как этот триггер функционирует в режиме учета импульсов при входе, его иногда именуют счетным триггером (триггером со счетным входом). Т -триггер изменяет собственное состояние на противоположное после воздействия импульса, поступающего на вход Т, т.е. его функционирование описывается формулой: